研究目的
实现快速启动PWPLL的自动化布局综合，并通过P&R工具实现快速启动PWPLL以减轻其设计负担。
研究成果
我们采用布局布线工具实现了快速启动PWPLL的自动化版图合成，从而减轻了版图设计负担，并达到了与手动设计几乎相同的性能。我们的PWPLL在面积和能效方面具有优势，与前人工作相比实现了具有竞争力的品质因数(FoM)。
研究不足
P&R PWPLL的锁定时间为220纳秒（13个参考时钟周期），比手动设计的PWPLL慢3个周期。可能原因是我们的PWPLL与手动设计的PWPLL具有略微不同的环路增益，从而影响了阶跃响应。
1：实验设计与方法选择：
采用布局布线工具实现自动化版图综合的快速启动脉宽控制锁相环设计流程。
2：样本选择与数据来源：
芯片采用台积电65纳米工艺制造。
3：实验设备与材料清单：
以Synopsys IC-Compiler作为布局布线工具，使用台积电65纳米标准CMOS工艺。
4：实验步骤与操作流程：
快速启动脉宽锁相环在关闭前将内部状态转换为称为软温度计码（STC）的模数混合信号并存入存储器。
5：数据分析方法：
通过建立时间、功耗和硅片面积评估性能。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
AFG 31000 SERIES arbitrary function generator
AFG 31000
Tektronix
Reference clock feeding
暂无现货
预约到货通知
-
Keysight B2901A
B2901A
Keysight
Power provision and current measurement
暂无现货
预约到货通知
-
Keysight 86100D Infiniium DCA-X sampling oscilloscope
86100D
Keysight
Jitter measurement
立即获取同款设备 -
N9030A PXA signal analyzer
N9030A
Keysight
Phase noise measurement
暂无现货
预约到货通知
-
DSO-X 93304Q real time oscilloscope
DSO-X 93304Q
Keysight
Locking process measurement
暂无现货
预约到货通知
-
Synopsys IC-Compiler
Synopsys
Automated layout generation
暂无现货
预约到货通知
-
TSMC 65nm standard CMOS process
65nm
TSMC
Chip fabrication
暂无现货
预约到货通知
-
Arduino Uno
Uno
Arduino
Control signals generation
暂无现货
预约到货通知
-
登录查看剩余6件设备及参数对照表
查看全部
