研究目的
在氮化镓中展示单片集成的发光二极管（LED）与准垂直U型沟槽栅金属氧化物半导体场效应晶体管（UMOSFET），并研究场效应晶体管尺寸对集成对的影响。
研究成果
采用12次掩模工艺通过选择性外延层去除技术，成功制备出氮化镓准垂直功率UMOSFET与氮化镓LED单片光电集成原型平台。该集成器件组可通过VDD和VGS实现对LED电流及光输出功率的可控调制。研究还展示了集成的UMOSFET/3-LED串联结构，并给出了FET/LED功率比η与面积比α的权衡模型，该模型将为后续FET/LED集成技术研究者提供重要指导。
研究不足
下一代器件中相对较高的关态漏电流需要改进。该可集成LED在5V时导通，高于典型的3V，这可能通过使用氧化铟锡（ITO）来改善阳极接触的电流扩展来解决。
1：实验设计与方法选择：
本研究在蓝宝石衬底上的LED-on-FET外延堆叠中采用选择性外延去除（SER）方法。设计中分别使用独立的p-GaN层作为LED和FET。
2：样品选择与数据来源：
起始的LED-on-FET外延层通过金属有机化学气相沉积（MOCVD）在2英寸蓝宝石衬底上生长。
3：实验设备与材料清单：
制备过程包括BCl3/Cl2电感耦合等离子体（ICP）刻蚀、用于栅极SiO2的原子层沉积（ALD）以及用于n+多晶硅栅电极的低压化学气相沉积（LPCVD）。
4：实验步骤与操作流程：
工艺包括p-GaN激活、选择性区域LED外延刻蚀、栅极、体区、漏极和隔离沟槽的形成，以及层间介质（ILD）SiO2的沉积。
5：数据分析方法：
研究分析了UMOSFET/LED集成对的输出特性以及FET尺寸对集成对的影响。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
LED-on-FET epi stack
Used as the starting material for the fabrication of monolithically integrated GaN LED and quasi-vertical UMOSFET.
-
sapphire substrates
2-inch
Used as the substrate for growing the LED-on-FET epi stack.
-
BCl3/Cl2 inductively coupled plasma (ICP) etch
Used for the formation of gate, body, drain and isolation trenches.
-
atomic layer deposition (ALD)
Used for depositing gate SiO2.
-
low pressure chemical vapor deposition (LPCVD)
Used for depositing n+ polysilicon gate electrode.
-
plasma-enhanced chemical vapor deposition (PECVD)
Used for depositing inter-layer dielectric (ILD) SiO2.
-
Tetraethoxysilane (TEOS)
Used as the precursor for depositing ILD SiO2 by PECVD.
-
Ti/Al/Ni/Au
50/200/50/80 nm
Used to form source/cathode/drain ohmic contacts.
-
Ni/Au
5/5 nm
Used for LED anode.
-
Ti/Al
200/500 nm
Used to form FET/LED interconnects and probing pads.
-
登录查看剩余8件设备及参数对照表
查看全部
