研究目的
开发一种低功耗、低抖动的全数字锁相环(AD-PLL),采用数字子采样架构,能够实现多位相位数字化并具有精细分辨率,且对整数N操作不表现出严格的动态范围要求。
研究成果
基于ADC的AD-PLL(ADC-PLL)采用子采样架构中的电压域数字化方案提出。通过电压放大可提升数字域相位检测的分辨率。该电压域方法展示了实现高精度相位数字化的可能性,有助于AD-PLL获得低带内相位噪声。
研究不足
模拟锁相环的性能在高缩放比例CMOS技术中往往受到器件漏电和低供电电压的限制,导致集成相位噪声和杂散性能下降。