研究目的
研究界面陷阱对采用栅源/漏区欠重叠结构的In0.53Ga0.47As FinFET器件在14纳米以下技术节点性能的影响。
研究成果
通过3D-TCAD仿真研究了存在界面陷阱和氧化层陷阱时,不同欠重叠鳍长的14纳米以下In0.53Ga0.47As FinFET器件特性。研究发现6纳米的欠重叠鳍长能在漏电流与延迟之间实现更优平衡,提升亚阈值摆幅并降低金属栅功函数波动的影响,但会以增加本征延迟为代价。结果表明优化欠重叠鳍长和间隔介质工程可进一步提升器件性能。
研究不足
该研究的局限性在于采用模拟方法,可能无法完全反映实际制造中的所有挑战和可变性影响。优化鳍片下延长度对于平衡短沟道效应与本征延迟是必要的,这表明器件性能存在权衡关系。
1:实验设计与方法选择:
采用Synopsys工具进行3D-TCAD仿真,分析界面陷阱对具有欠重叠结构的In0.53Ga0.47As FinFET器件的影响。研究使用了包括Lombardi高K模型、掺杂依赖性Arora模型、Shockley-Read-Hall复合、Hurkx模型和Auger复合在内的多种模型来模拟载流子的迁移率、复合与反型层电荷产生过程。
2:53Ga47As FinFET器件的影响。研究使用了包括Lombardi高K模型、掺杂依赖性Arora模型、Shockley-Read-Hall复合、Hurkx模型和Auger复合在内的多种模型来模拟载流子的迁移率、复合与反型层电荷产生过程。
样本选择与数据来源:
2. 样本选择与数据来源:研究对象为14nm沟道长度的In0.53Ga0.47As FinFET器件,其欠重叠鳍长(Lun)分别为0、3nm、6nm和9nm,界面陷阱密度设置为1012和101? cm?2eV?1两种水平。
3:53Ga47As FinFET器件,其欠重叠鳍长(Lun)分别为3nm、6nm和9nm,界面陷阱密度设置为1012和101? cm?2eV?1两种水平。
实验设备与材料清单:
3. 实验设备与材料清单:使用Synopsys TCAD仿真工具,FinFET结构采用In0.53Ga0.47As材料,高κ介质材料包含Al?O?、HfO?、ZrO?和La?O?等种类。
4:53Ga47As材料,高κ介质材料包含Al?O?、HfO?、ZrO?和La?O?等种类。
实验流程与操作步骤:
4. 实验流程与操作步骤:仿真过程包括通过实验数据进行器件参数校准、引入量子效应分析,并评估界面陷阱对亚阈值摆幅、本征延迟和阈值电压漂移等器件性能参数的影响。
5:数据分析方法:
采用阻抗场法(IFM)进行统计变异性分析,同时研究了金属栅功函数波动对器件性能的影响。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容