研究目的
研究隧穿场效应晶体管(TFET)的设计策略与解决方案,以实现低电压/低功耗应用中高Ion电流和亚阈值摆幅的高性能表现。
研究成果
研究表明,带有外延层的面隧穿场效应晶体管(f-TFET)相比传统点隧穿FET能显著提升导通电流。采用抬升漏极结构可进一步改善性能,使亚阈值摆幅降至28mV/dec,为开发适用于低压/低功耗应用的高性能TFET提供了重要指导。
研究不足
f-TFET的亚阈值摆幅(S.S.)由于外延层形成过程中的界面缺陷导致亚阈值区存在陷阱辅助隧穿(TAT),略逊于传统点接触TFET。
1:实验设计与方法选择:
通过实验验证比较面隧穿场效应晶体管(f-TFET)与传统点隧穿场效应晶体管。
2:样本选择与数据来源:
采用特定工艺流程制备f-TFET和点-TFET器件,包括外延本征硅层沉积和栅极堆叠形成。
3:实验设备与材料清单:
多晶硅栅电极、2纳米二氧化硅、外延本征硅层、高介电常数材料。
4:实验步骤与操作流程:
详细的f-TFET和点-TFET制备工艺流程,包括源/漏区形成、外延生长和栅极堆叠形成。
5:数据分析方法:
测量IdVgs和IdVds特性、亚阈值摆幅的温度依赖性以及电荷泵浦测量以检验界面陷阱。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容