研究目的
研究具有亚阈值摆幅（SS）低至47 mV/dec的袋状垂直纳米线InGaAs/GaAsSb隧道场效应晶体管（TFET）的性能，这是迄今为止III-V材料体系中自上而下工艺制备的TFET所报道的最陡峭值。
研究成果
该研究展示了III-V材料体系中自上而下制备的TFET（隧穿场效应晶体管）所实现的最陡亚阈值摆幅，其SS值达到47 mV/dec。研究表明更窄的纳米线可能带来更陡峭的SS，但同时也指出较小直径下源极耗尽效应带来的挑战。
研究不足
研究指出，所测器件的Ion和Vth存在显著差异，这很可能是由掺杂/直径变化所致。在较小直径下，电流下降变得明显，这归因于源极耗尽效应。
1：实验设计与方法选择：
本研究采用基于甲烷的干法刻蚀工艺，重点研究垂直纳米线InGaAs/GaAsSb隧穿场效应晶体管的制备与表征。
2：样本选择与数据来源：
III-V族材料层通过分子束外延（MBE）生长。在电子束光刻定义（使用HSQ光刻胶）后，于100?C温度下采用基于甲烷的等离子体进行纳米线干法刻蚀。
3：实验设备与材料清单：
MBE用于材料层生长，基于甲烷的等离子体用于干法刻蚀，电子束光刻用于纳米线定义，HSQ光刻胶，ALD沉积栅氧化层所用Al?O?和HfO?。
4：实验流程与操作步骤：
包括MBE生长、电子束光刻、干法刻蚀、栅堆叠沉积及器件退火。
5：数据分析方法：
TEM和EDS用于结构分析，SIMS用于掺杂分布分析，电学特性测试用于器件性能评估。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
MBE
Growth of III-V layers
-
CH4 based plasma
Dry etching of wires
-
HSQ resist
Ebeam lithography definition
-
Al2O3
Gate oxide deposition
-
HfO2
Gate oxide deposition
-
登录查看剩余3件设备及参数对照表
查看全部
