研究目的
展示在完全耗尽型绝缘体上硅(FD-SOI)CMOS之上三维顺序集成的InGaAs FinFETs,其性能创下纪录。
研究成果
该研究成功展示了在FDSOI硅CMOS上三维集成的InGaAs FinFET器件,且两个晶体管层级均仅有极小的性能退化。通过改进晶圆键合工艺并引入掺杂延伸区,实现了200微安/微米的创纪录导通电流(ION)。结果表明,III-V族场效应晶体管与硅CMOS的三维集成可在性能损失极小的情况下实现。
研究不足
该研究受限于热预算管理和低缺陷密度沟道层的集成。为提升关态性能和可扩展性,可能需要进一步缩小鳍片宽度。
1:实验设计与方法选择:
本研究在完全耗尽型绝缘体上硅(FDSOI)Si CMOS层上依次制备多层晶体管(三维集成)。顶层III-V族场效应晶体管采用与Si CMOS兼容的高介电常数金属栅极替代工艺和自对准抬升源漏再生长技术。
2:样品选择与数据来源:
有源器件层在绝缘体上硅(SOI)衬底上图案化。通过直接晶圆键合工艺,将20纳米In0.53Ga0.47As层依次集成到Si CMOS晶圆上。
3:53Ga47As层依次集成到Si CMOS晶圆上。
实验设备与材料清单:
3. 实验设备与材料清单:包括用于图案化的电子束光刻和干法刻蚀设备、用于n+InGaAs抬升源漏外延生长的金属有机化学气相沉积(MOCVD)设备,以及用于平坦化的化学机械抛光(CMP)设备。
4:实验流程与操作步骤:
工艺流程包含先栅极FDSOI底层Si CMOS制备,随后通过低热预算工艺集成顶层III-V层。关键步骤包括虚拟金属栅沉积、栅极图案化、间隔层形成、掺杂扩展区以及高κ介质层和金属栅沉积。
5:数据分析方法:
通过分析导通电流(ION)、关断电流(IOFF)、导通电阻(RON)、亚阈值摆幅和跨导等性能指标来评估器件特性。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容