研究目的
提出并实验验证一种额定电压为1.2千伏的4H-SiC OCTFET器件，其采用八边形单元拓扑结构，相比传统线性单元MOSFET具有更优异的高频优值（HF-FOMs）。
研究成果
采用八边形单元拓扑结构的4H-SiC OCTFET器件成功制备，展现出优异的高频优值特性——相比线性单元MOSFET，在[Ron×Cgd]参数上提升达2.1倍，在[Ron×Qgd]参数上提升1.4倍。该设计通过优化JFET宽度及紧凑版图布局，为功率开关应用提供了显著增强的高频性能。
研究不足
该研究仅限于X-FAB的1.2千伏额定器件及特定制造工艺。八边形单元设计可能因沟道密度较低而导致比导通电阻（Ron,sp）较高，且优化重点聚焦于高频优值，可能以牺牲其他性能指标为代价。模拟未充分考虑多晶硅条带，这可能影响准确性。
1：实验设计与方法选择：
研究通过TCAD数值模拟优化OCTFET设计以最小化高频优值，随后进行制备与实验验证。采用八边形单元拓扑结构以降低反向转移电容（Cgd）和栅漏电荷（Qgd）。
2：样品选择与数据来源：
器件制备于6英寸4H-SiC Si面外延n型层晶圆上，同步制备线性单元MOSFET作为对比。
3：实验设备与材料清单：
制备使用6英寸代工厂（X-FAB），材料包括4H-SiC晶圆、多晶硅栅极及多种掺杂（氮和铝）。采用TCAD仿真、氧化、沉积及电学表征设备。
4：实验流程与操作步骤：
制备步骤包含离子注入、激活退火、栅氧化、多晶硅沉积与光刻、介质沉积、欧姆接触形成、金属沉积及钝化。电学测量包括输出特性、Cgd、Qgd及击穿电压。
5：数据分析方法：
分析仿真与实测数据计算Ron,sp、Cgd,sp、Qgd,sp及高频优值，并与线性单元设计对比。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
TCAD numerical simulation software
Used for optimizing the OCTFET design through numerical simulations.
-
6-inch foundry
X-FAB
Used for fabricating the 4H-SiC OCTFET and linear-cell MOSFET devices.
-
4H-SiC wafer
Substrate material for device fabrication, with n-type epitaxial layer.
-
Poly-Si gate
Gate electrode material deposited and patterned during fabrication.
-
Gate oxide
Insulating layer formed by dry oxidation.
-
NiSi ohmic contact
Used for forming low-resistance contacts on the front and back sides.
-
Al-based metal
Deposited for source and gate pads.
-
Nitride passivation layer
Passivation layer stacked on the front side.
-
Polyimide passivation layer
Passivation layer stacked on the front side.
-
登录查看剩余7件设备及参数对照表
查看全部
