研究目的
提出并研究一种用于4H-SiC PIN二极管的阶梯式DZ-JTE边缘终端结构,以提高击穿电压对JTE剂量和表面电荷的耐受性。
研究成果
Step-DZ-JTE结构显著提升了对JTE掺杂剂量和表面电荷的耐受性,在宽泛容差范围内可实现高达理论击穿电压90%的性能。当与场板技术结合时,无需额外制造工艺即可进一步提升性能,使其成为碳化硅器件极具前景的边缘终端技术。
研究不足
该研究基于数值模拟,可能未充分考虑实际制造过程中的工艺波动或材料缺陷。研究未提供实验验证,且聚焦于特定器件参数(如30微米外延层),限制了其结论对其他配置的普适性。
1:实验设计与方法选择:
采用Silvaco TCAD二维器件仿真软件(atlas 5.22.1.R)对SZ-JTE、DZ-JTE、阶梯式DZ-JTE及带浮空保护环的阶梯式DZ-JTE终端结构进行数值模拟与对比研究。以碰撞电离积分达到1作为击穿条件,所用模型包括Shockley-Read-Hall复合、俄歇复合、碰撞电离及不完全电离模型。
2:R)对SZ-JTE、DZ-JTE、阶梯式DZ-JTE及带浮空?;せ返慕滋菔紻Z-JTE终端结构进行数值模拟与对比研究。以碰撞电离积分达到1作为击穿条件,所用模型包括Shockley-Read-Hall复合、俄歇复合、碰撞电离及不完全电离模型。
样品选择与数据来源:
2. 样品选择与数据来源:模拟4H-SiC PIN二极管,外延层厚度30微米,掺杂浓度3×10^15 cm^-3,目标理论击穿电压4000V。
3:实验设备与材料清单:
Silvaco TCAD软件(型号atlas 5.22.1.R,品牌Silvaco公司),仿真参数详见表1(如结深、长度、掺杂浓度等)。
4:R,品牌Silvaco公司),仿真参数详见表1(如结深、长度、掺杂浓度等)。
实验流程与操作步骤:
4. 实验流程与操作步骤:通过迭代仿真优化参数(如剂量比、长度、深度);比较反向阻断条件下的电场分布与击穿电压。
5:数据分析方法:
分析仿真击穿电压与JTE剂量、表面电荷及电场分布的关系;统计对比耐受度与性能指标。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容