- 标题
- 摘要
- 关键词
- 实验方案
- 产品
-
一种适用于AMOLED列驱动IC的高面积效率10位缓冲复用DAC
摘要： 本文提出了一种面积高效的10位数字-模拟转换器(DAC)，采用缓冲器复用方法显著缓解高清有源矩阵有机发光二极管(AMOLED)驱动集成电路(IC)中严重的面积膨胀问题。本设计通过紧凑型内部缓冲器实现了传统DAC中大量开关和电容的功能，并通过巧妙复用典型列驱动器中不可或缺的输出缓冲器来最小化缓冲器容量需求。该方法可削减近一半的解码器开关数量，同时将电容尺寸从8C降至3C，而无需单独设计复杂且耗电的放大器。采用所提缓冲器复用DAC的6通道列驱动器原型采用0.35μm 2P3M BCD(双极型、CMOS、DMOS)工艺制造，其单通道有效布局面积为0.0429mm2，比传统10位R-C DAC小42.8%。此外，实测微分非线性(DNL)和积分非线性(INL)分别为0.514LSB/0.631LSB，通道间输出电压偏差(DVO)最大值为3.25mV。在1.5kΩ电阻和100pF电容负载下，轻松实现5.6μs内的建立时间。测量结果表明，该缓冲器复用DAC能在保持其他所需性能的同时显著减小芯片面积。
关键词： AMOLED显示屏、输出缓冲器、列驱动器、数模转换器（DAC）
更新于2025-09-23 15:19:57
-
具有改进带宽的边缘耦合波导单元行载流子光电二极管设计指南
摘要： 本文提出了一种基于注入锁相的全可综合锁相环(PLL)，包含插值式相位耦合振荡器、电流输出数模转换器(DAC)及高精度数字变容二极管。该PLL所有电路均采用标准数字单元设计实现，无需任何修改，并通过数字设计流程自动完成布局布线(P&R)，无需人工干预。基于65 nm数字CMOS工艺实现时，本设计仅占用110 μm × 60 μm版图面积，据作者所知是目前报道的最小尺寸PLL。测试结果表明，在900 MHz输出频率下，该PLL实现1.7 ps均方根抖动的同时仅消耗780 μW直流功耗。
关键词： 标准单元、数字变容二极管、小面积、低功耗、门控注入、注入锁定、双环、锁相环、可综合、逻辑综合、边沿注入、低抖动、工艺电压温度（PVT）、全数字锁相环（AD-PLL）、数模转换器（DAC）、互补金属氧化物半导体（CMOS）
更新于2025-09-19 17:13:59
-
[2018年IEEE精密电磁测量会议（CPEM 2018）- 法国巴黎（2018年7月8日-2018年7月13日）] 2018年精密电磁测量会议（CPEM 2018）- 工频数字移相器的发展
摘要： 在高压损耗测量中，需要精确测量两个近乎正交的电压信号和电流信号。若将电压信号的相位精确偏移90°，则电压与电流之间的相位角将接近0°，此时这两个信号就能更易被同时精确测量。为此研发了数字移相器，在150Hz频率和120V电压条件下，该数字移相器的相位误差小于6微弧度，幅值误差小于110×10??。
关键词： 移相器、损耗测量、相位精度、模数转换器（ADC）、数模转换器（DAC）
更新于2025-09-10 09:29:36
-
[2018年IEEE第18届生物信息学与生物工程国际会议(BIBE) - 台湾台中(2018.10.29-2018.10.31)] 2018年IEEE第18届生物信息学与生物工程国际会议(BIBE) - 用于正电子发射断层扫描应用的SAR ADC与DAC及SC低通滤波器
摘要： 针对正电子发射断层扫描（PET）应用，本文提出了一种采用台积电0.18微米CMOS工艺实现的逐次逼近寄存器（SAR）模数转换器（ADC）与开关电容（SC）低通滤波器。为降低数模转换器（DAC）的开关能耗与版图面积，采用混合电阻-电容型DAC结构；通过异步控制逻辑驱动ADC以实现节能目标；构建基于前置放大器的比较器电路以抑制动态锁存器的回踢噪声。所提出的滤波器采用一阶与二阶双二阶?？榧读芄?，通过动态范围缩放与最小电容缩放方法实现最大输入动态范围。
关键词： 逐次逼近型模数转换器（SAR ADC）、开关电容低通滤波器（SC Low - Pass Filter）、正电子发射断层扫描（Positron Emission Tomography）、数模转换器（DAC）
更新于2025-09-04 15:30:14