研究目的
提出一种完全可综合的基于注入锁定的锁相环(PLL),其包含插值式相位耦合振荡器、电流输出数模转换器(DAC)以及高分辨率数字变容二极管,该设计采用数字标准单元实现且无需任何修改。
研究成果
与以往研究相比,所提出的全合成锁相环在功耗、抖动和面积方面均实现了最佳性能,证明全合成设计不会降低整体性能。该设计方法显著提升了全数字锁相环的开发效率。
研究不足
由于寄生电容的变化,输出抖动性能可能因不同的版图综合流程而有所差异。DCO相位噪声可以模拟计算,PLL的抖动也能测算得出,但整体抖动性能主要由DCO相位噪声决定。