研究目的
提高掺杂2% GC的(Ca3Co4Ga0.001Ox)中间层的介电常数,并研究该中间层Au/n-Si结构在不同频率和偏置电压下的电学及介电特性。
研究成果
掺杂2% GC的(Ca3Co4Ga0.001Ox)中间层显著提升了介电常数(约34,是SiO2的九倍),降低了界面态和串联电阻,增强了储能应用的电容性能。其电学与介电特性高度依赖频率和电压,受界面态和极化机制共同影响。该中间层可替代传统金属-半导体结构中的SiO2以提升器件性能。
研究不足
该研究仅限于室温测量和5–500 kHz的频率范围。未探讨温度变化和更高频率的影响。层间厚度和掺杂浓度可能存在优化极限,且分析基于某些理想条件,这些条件在实际应用中可能并不完全成立。
1:实验设计与方法选择:
本研究制备了含2%石墨烯钴掺杂(Ca3Co4Ga0.001Ox)中间层的Au/n-Si金属-半导体结构。在室温下采用5-500 kHz频率范围的电容/电导-电压(C/G-V)测试分析电学与介电特性。通过低频-高频电容法提取界面态密度(Nss),采用Nicollian-Brews法提取电阻(Ri)?;贑和G数据计算复介电常数、电模量和交流电导率。
2:001Ox)中间层的Au/n-Si金属-半导体结构。在室温下采用5-500 kHz频率范围的电容/电导-电压(C/G-V)测试分析电学与介电特性。通过低频-高频电容法提取界面态密度(Nss),采用Nicollian-Brews法提取电阻(Ri)?;贑和G数据计算复介电常数、电模量和交流电导率。 样品选择与数据来源:
2. 样品选择与数据来源:使用电阻率0.001-0.005 Ω·cm、厚度250微米、(100)晶向的P型掺杂单晶n-Si晶圆。中间层通过溶胶-凝胶法合成并采用静电纺丝沉积,接触电极采用高纯度金。
3:001-005 Ω·cm、厚度250微米、(100)晶向的P型掺杂单晶n-Si晶圆。中间层通过溶胶-凝胶法合成并采用静电纺丝沉积,接触电极采用高纯度金。 实验设备与材料清单:
3. 实验设备与材料清单:设备包括用于C-V和G/ω-V测量的HP 4192A低频阻抗分析仪、金蒸镀系统、石英晶体厚度监控仪、超声清洗槽及配备IEEE-488交直流转换卡的单片机。材料包含n-Si晶圆、99.999%纯金、2%石墨烯钴掺杂Ca3Co4Ga0.001Ox、聚乙烯醇聚合物、去离子水及多种清洗用化学试剂。
4:999%纯金、2%石墨烯钴掺杂Ca3Co4Ga001Ox、聚乙烯醇聚合物、去离子水及多种清洗用化学试剂。 实验流程与操作步骤:
4. 实验流程与操作步骤:n-Si晶圆经化学清洗和去离子水处理后氮气吹干,背面通过蒸镀金并在氮气中500°C退火形成欧姆接触。前表面采用静电纺丝生长中间层,再沉积1500 ?厚度、1 mm直径的金点。在5-500 kHz频率范围内施加40 mV正弦测试信号进行C-V和G/ω-V测量。
5:数据分析方法:
从C和G数据中提取Nss与Ri,运用标准公式计算ε'、ε''、M'、M''和σac。通过频率与电压依赖性分析理解导电机制与极化效应。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容-
HP 4192A LF Impedance Analyzer
4192A
HP
Used for capacitance/conductance–voltage (C/G–V) measurements in the frequency range of 5–500 kHz.
-
Quartz Crystal Thickness Monitor
Monitors the thickness of metal layers during evaporation.
-
Metal Evaporation System
Used for depositing high-purity Au layers on the semiconductor and interlayer.
-
Microcomputer with IEEE-488 ac/dc Converter Card
Interfaces with the impedance analyzer for data acquisition and control.
-
Ultrasonic Bath
Used for cleaning the n-Si wafer with chemical solutions.
-
登录查看剩余3件设备及参数对照表
查看全部