- 标题
- 摘要
- 关键词
- 实验方案
- 产品
-
[IEEE 2019年欧洲激光与电光会议暨欧洲量子电子学会议(CLEO/Europe-EQEC) - 德国慕尼黑(2019.6.23-2019.6.27)] 2019年欧洲激光与电光会议暨欧洲量子电子学会议(CLEO/Europe-EQEC) - 向列相液晶中红外飞秒脉冲的热致非线性空间整形
摘要： 本文提出了一种基于注入锁相的全可综合锁相环(PLL)，包含插值式相位耦合振荡器、电流输出数模转换器(DAC)和精细分辨率数字变容二极管。构成该PLL的所有电路均采用数字标准单元设计实现且未经任何修改，通过数字设计流程自动完成布局布线(P&R)而无需人工干预。该设计采用65 nm数字CMOS工艺实现，仅占用110 μm × 60 μm的版图面积，据作者所知是目前报道的最小尺寸PLL。测试结果表明，在900 MHz输出频率下该PLL实现1.7 ps均方根抖动的同时仅消耗780 μW直流功耗。
关键词： 标准单元、数字变容二极管、小面积、低功耗、门控注入、注入锁定、双环、锁相环、可综合、逻辑综合、边沿注入、低抖动、PVT（工艺-电压-温度）、AD-PLL、数模转换器、CMOS
更新于2025-09-19 17:13:59
-
[2019年IEEE光子学与电磁学研究秋季研讨会（PIERS - Fall） - 中国厦门（2019.12.17-2019.12.20）] 2019光子学与电磁学研究秋季研讨会（PIERS - Fall） - 基于金属-绝缘体-金属狭缝波导的等离子体带通/带阻滤波器
摘要： 纳米电子学包含多种器件，其电学特性比CMOS更为复杂，从而催生了新的计算范式。为寻找能支持大规模高性能电路设计的技术，必须探索这一潜力巨大的创新空间。在此领域中，我们分析了一组在设计层面具有相似计算抽象（即二进制比较器或多数表决器）的新兴技术。研究表明，原生支持这种抽象的新型逻辑综合技术是关键技术推动因素。我们阐述了采用新兴技术进行逻辑设计的模型与数据结构，并展示了应用新型综合算法与工具的成果。结论指出：要评估新兴技术并实现面积、功耗与性能的最优结果，必须发展新的逻辑综合方法。
关键词： 逻辑表达能力、纳米技术、新兴器件、增强功能、互补金属氧化物半导体（CMOS）、超越互补金属氧化物半导体（CMOS）、纳米技术计算机辅助设计（CAD）、逻辑综合
更新于2025-09-19 17:13:59
-
具有改进带宽的边缘耦合波导单元行载流子光电二极管设计指南
摘要： 本文提出了一种基于注入锁相的全可综合锁相环(PLL)，包含插值式相位耦合振荡器、电流输出数模转换器(DAC)及高精度数字变容二极管。该PLL所有电路均采用标准数字单元设计实现，无需任何修改，并通过数字设计流程自动完成布局布线(P&R)，无需人工干预?；?5 nm数字CMOS工艺实现时，本设计仅占用110 μm × 60 μm版图面积，据作者所知是目前报道的最小尺寸PLL。测试结果表明，在900 MHz输出频率下，该PLL实现1.7 ps均方根抖动的同时仅消耗780 μW直流功耗。
关键词： 标准单元、数字变容二极管、小面积、低功耗、门控注入、注入锁定、双环、锁相环、可综合、逻辑综合、边沿注入、低抖动、工艺电压温度（PVT）、全数字锁相环（AD-PLL）、数模转换器（DAC）、互补金属氧化物半导体（CMOS）
更新于2025-09-19 17:13:59
-
[2019年IEEE光子学与电磁学研究春季研讨会（PIERS-Spring）- 意大利罗马（2019年6月17日-2019年6月20日）] 2019光子学与电磁学研究春季研讨会（PIERS-Spring）- 基于石墨烯的射频应用隧道场效应晶体管
摘要： 纳米电子学包含多种器件，其电学特性比CMOS更为复杂，从而催生了新的计算范式。为寻找能支持大规模高性能电路设计的技术，必须探索这一潜力巨大的创新空间。在此领域中，我们分析了一组在设计层面具有相似计算抽象（即二进制比较器或多数表决器）的新兴技术。研究表明，原生支持这种抽象的新型逻辑综合技术是关键技术推动力。我们阐述了采用新兴技术进行逻辑设计的模型与数据结构，并展示了应用新型综合算法与工具的成果。结论指出：要评估新兴技术并实现面积、功耗与性能的最优结果，必须采用新的逻辑综合方法。
关键词： 逻辑表达能力、互补金属氧化物半导体（CMOS）、纳米技术计算机辅助设计（CAD）、超越互补金属氧化物半导体（CMOS）、增强功能、纳米技术、逻辑综合、新兴器件
更新于2025-09-19 17:13:59
-
[IEEE 2019年光子学北美会议(PN) - 加拿大魁北克市(2019.5.21-2019.5.23)] 2019光子学北美会议(PN) - 用于全光纤激光器开发的飞秒激光写入光纤光栅组件
摘要： 本文提出一种范式转变：仅使用多数（MAJ）与反相（INV）函数作为基本操作来表示和优化逻辑。我们通过多数反相图（MIG）表示逻辑函数——这是一种由三输入多数节点及常规/补码边构成的有向无环图?；谕耆捎枚嗍敕聪嗖僮鞯牟级ū疚亩云浣辛诵问交砘颐鞘迪至薓IG的优化。作为MIG代数优化的补充，我们开发了利用MIG全局特性（如位错误掩蔽）的强大布尔方法。MIG代数与布尔方法相结合可达到极高的优化质量。在IWLS'05基准测试集上，相较于类似的与或非图（AIG）优化，我们的MIG优化器（MIGhty）使ABC映射的LUT-6电路深度降低7%，同时减小规模并降低功耗活动。针对算术密集型基准测试，MIGhty在ABC映射的LUT-6电路中实现16%的深度降低（同样对比类似AIG优化）。作为延迟关键型22纳米专用集成电路流程（逻辑综合+物理设计）的前端工具，MIGhty在31个学术与工业基准测试中分别实现平均延迟/面积/功耗降低13%/4%/3%。在商用FPGA流程中也验证了10%/10%/5%的延迟/面积/功耗改进。
关键词： 优化、设计方法与工具、有向无环图（DAG）、多数逻辑、布尔代数、逻辑综合
更新于2025-09-19 17:13:59