1：实验设计与方法选择：

本研究采用稳健工艺设计并制备全垂直氮化镓硅基MOSFET，包括选择性去除硅衬底和电阻缓冲层、共形铜电镀以增强机械稳定性与电接触、优化栅极沟槽制备以提升沟道迁移率和输出电流，并运用迁移率提取理论模型及器件性能基准测试方法。

2：样品选择与数据来源：

器件制备于6英寸硅(111)衬底上通过MOCVD生长的6.6微米厚n-p-i-n氮化镓外延结构，外延层包含具有特定掺杂浓度的缓冲层、n-GaN、i-GaN、p-GaN和n+-GaN层。

3：6微米厚n-p-i-n氮化镓外延结构，外延层包含具有特定掺杂浓度的缓冲层、n-GaN、i-GaN、p-GaN和n+-GaN层。 实验设备与材料清单：

3. 实验设备与材料清单：设备包括用于外延生长的MOCVD系统、干法刻蚀工具（如基于Cl2的台面和沟槽刻蚀）、用于SiO2栅氧化物的原子层沉积(ALD)、用于金属沉积的电子束蒸发器、用于铜沉积的电镀装置、快速热退火(RTA)炉、用于成像的扫描电镜(SEM)及电学测量装置。材料包括氮化镓外延层、硅衬底、镍和SiO2硬掩模、用于表面处理的TMAH、用于接触的铬/金、电镀用铜以及QuickStick 135安装蜡。

4：实验流程与操作步骤：

制备步骤包括：使用金属（镍）或氧化物（SiO2）硬掩模干法刻蚀栅极沟槽、85°C下1小时TMAH湿法处理以平滑侧壁、750°C氮气环境中20分钟RTA激活p-GaN、台面隔离刻蚀、SiO2栅氧化物ALD沉积、源极接触开口、栅极和源极接触的铬/金沉积、硅衬底减薄、使用QuickStick 135粘贴至支撑晶圆、背面图形化、硅衬底和缓冲层干法刻蚀、漏极接触的铬/金沉积、35微米厚铜层电镀、从支撑晶圆释放。电学表征包括IDS-VDS、IDS-VGS、跨导、迁移率提取及击穿电压测量。

5：数据分析方法：

采用标准半导体器件表征技术分析数据。通过gm=(Z/L)×μ×Co×VDS关系式从跨导测量中提取场效应迁移率，根据电流-电压特性计算比导通电阻和击穿电压，并与准垂直器件及其他已报道氮化镓晶体管进行对比。