- 标题
- 摘要
- 关键词
- 实验方案
- 产品
-
材料科学与工程参考?？?|| 晶圆键合
摘要： 晶圆键合技术数十年来一直是微机械传感器、执行器、微系统及其封装发展中的一项重要且关键的技术。该技术也应用于集成电路（IC）的制造以及先进电路技术所需的复合材料和晶圆的形成。晶圆（或芯片）键合是指将两个或多个相同或不同材料的晶圆通常永久性地连接或键合在一起的过程。这些单个晶圆可能已经历了之前的制造步骤以在其上形成各种特征，或者可能只是普通晶圆。
关键词： 晶圆键合、微系统、集成电路、封装、微机电系统
更新于2025-09-23 15:21:21
-
高掺杂n型3C-SiC/玻璃衬底中的应变效应：用于机械传感器及迁移率提升
摘要： 本工作报道了采用阳极键合技术将高掺杂n型单晶立方碳化硅(3C-SiC)转移至6英寸玻璃衬底后，应变对其电学性能的影响。实验数据显示沿[100]晶向纵向压阻系数高达8.6，横向达10.5。高掺杂3C-SiC薄膜的压阻效应还表现出优异线性度，且经多次弯曲循环后仍保持良好重复性。该实验结果与基于n型3C-SiC导带多能谷间电子转移现象的理论分析高度吻合。我们发现n型3C-SiC具有大压阻系数且消除了向绝缘衬底的漏电流，这为基于单晶SiC-玻璃的MEMS应用开发铺平了道路。
关键词： 压阻效应、晶圆键合、碳化硅、微机电系统、应变工程
更新于2025-09-23 15:21:01
-
基于锑化物的晶圆键合四结太阳能电池的开发与分析：聚光条件下效率达42%
摘要： 目前最高的光伏电池效率是在聚光条件下由四结器件实现的。通过建模分析，实际四结电池的最佳带隙组合为1.89/1.42/1.05/0.68电子伏特，其理论效率确实有望超过50%。我们展示了一种基于GaInP/GaAs/GaInAs//GaInAsSb键合四结太阳能电池的研发与分析。该设计能实现这些理想带隙组合，目前在599倍AM1.5d聚光条件下效率达到42.0±2.5%。我们分析了该器件当前的损耗机制，主要源于子电池电流失配和吸收性钝化层的电流损失。若实现理想的电流匹配，该器件效率将超过44%。
关键词： 金属有机气相外延（MOVPE）、多结太阳能电池、晶圆键合、锑化物、四结太阳能电池
更新于2025-09-16 10:30:52
-
通过键合界面工程垂直堆叠与表面钝化实现超高分辨率微LED显示器的策略
摘要： 本文提出了一种实现垂直堆叠子像素（VSS）微发光二极管（μ-LED）的策略，以用于未来的超高分辨率微显示器。首先，为了垂直堆叠不同颜色的LED，我们成功采用了一种通过使用SiO2/SiNx分布式布拉格反射器（DBRs）的键合界面工程化单片集成方法。研究发现，中间DBR结构可以作为键合层和滤色片，能够在键合界面反射和透射所需波长的光。此外，通过使用包括电子束光刻在内的典型半导体加工工艺，成功制备了间距为0.4 μm的光泵浦μ-LED阵列，对应超高分辨率达63500 PPI。与受机器对准精度限制的拾放工艺相比，在制造高密度μ-LED方面有显著改进。最后，我们通过时间分辨光致发光（TRPL）和二维模拟系统研究了表面陷阱的影响。这些结果清楚地表明，通过采用最佳钝化技术并根据像素尺寸的减小来降低功耗和提高效率，微显示器的性能可以得到提升。
关键词： 超高分辨率、微型发光二极管、晶圆键合、分布式布拉格反射器、表面钝化
更新于2025-09-11 14:15:04
-
基于原子氢预处理铜键合框架的键合式晶圆级真空封装
摘要： 开发了一种基于热丝生成原子氢处理的新型铜-铜键合晶圆级真空封装表面活化技术。通过原子氢预处理还原铜原生氧化层，实现了300°C的真空密封温度，而传统湿法化学氧化还原工艺需要350°C。采用远程式热丝工具以最小化热丝热辐射导致的基板过热。预处理过程中基板最高温度低于铜纳米晶再结晶温度，从而增强了键合过程中的铜原子扩散。即使在原子氢辐照后于大气环境中存放24小时，仍能实现低温真空密封，因为原子氢处理生成的活性氢物种抑制了再氧化。经原子氢预处理的铜-铜键合，其真空密封良率达90%，密封腔内压力为5千帕，键合剪切强度为100兆帕，与传统高温铜-铜键合效果相当。键合器件的泄漏率低于10^-14帕·立方米/秒量级，具备实用价值。该技术有助于实现低温气密封装。
关键词： 铜热压键合、原子氢、晶圆级真空封装、纳米晶粒、晶圆键合、热线
更新于2025-09-10 09:29:36
-
（特邀）通过直接晶圆键合工艺实现硅CMOS与III-V族材料在硅衬底上的单片集成
摘要： 已实现硅基CMOS与III-V族化合物半导体（器件结构包括InGaAs HEMT、InGaP LED、GaAs HBT、GaN HEMT或InGaN LED）在通用硅衬底上的集成。具体工艺为：先将硅基CMOS层临时键合至硅承载晶圆，再将另一III-V/硅衬底键合至含CMOS的承载晶圆，最后释放承载晶圆形成III-V/硅衬底上的硅基CMOS结构。对于硅衬底上的GaN LED或HEMT，在高温GaN生长后需通过额外键合步骤，用新硅(001)晶圆替换脆弱的硅(111)衬底以增强GaN/硅晶圆的机械强度。该衬底替换工艺使键合晶圆对能承受后续加工步骤。在统一硅平台上实现硅基CMOS与III-V器件的单片集成，可开发出功能更强、能效更高且体积更小的新一代系统。
关键词： III-V族化合物半导体、Si-CMOS、晶圆键合、HEMT、GaN LED、单片集成
更新于2025-09-10 09:29:36
-
混合金属-硅-金属垂直结构中界面局域态自旋泵浦产生的纯自旋流证据
摘要： 由于在铁磁金属上生长高质量半导体存在困难，硅中自旋扩散输运的研究此前仅局限于横向器件结构。本研究采用超高真空晶圆键合技术，成功制备了CoFeB/MgO/Si/Pt金属-半导体-金属垂直结构。实验证明，在室温n型硅中，我们实现了垂直电流方向上超过2微米距离的纯自旋流注入与传输。通过铁磁共振自旋泵浦产生纯传播自旋流，并利用顶部铂层的逆自旋霍尔效应将其转换为可测电压。通过系统改变硅层和氧化镁层厚度发现，MgO/硅界面局域态对自旋流产生起关键作用。铁磁体与MgO/硅界面态之间的间接交换相互作用邻近效应，似乎是自旋泵浦作用下在硅中建立所需非平衡自旋布居的必要前提。
关键词： 局域电子态、晶圆键合、逆自旋霍尔效应、自旋流、自旋泵浦
更新于2025-09-09 09:28:46
-
采用极低电导率Si和Ge薄膜的晶圆室温键合技术
摘要： 研究了采用非晶硅(a-Si)和非晶锗(a-Ge)薄膜在真空环境下实现晶圆室温键合的技术潜力。透射电镜图像显示，键合后的a-Ge-a-Ge薄膜不存在对应原始薄膜表面的界面。通过对薄膜结构和键合界面表面自由能的分析发现，a-Ge-a-Ge连接界面的键合潜力高于a-Si薄膜。a-Ge薄膜的电阻率为0.62 Ω·m，虽低于a-Si薄膜(4.7 Ω·m)，但比典型真空键合材料薄膜高出7-8个数量级。结果表明：采用a-Ge薄膜进行室温键合可在不影响晶圆表面器件电学性能的前提下实现晶圆键合——因为所用键合材料的导电性不会对器件造成显著影响。
关键词： 室温键合、电导率、非晶锗、晶圆键合、非晶硅
更新于2025-09-09 09:28:46
-
基于正交试验的湿法活化硅直接键合中工艺参数对表面粗糙度影响的研究
摘要： 表面粗糙度是硅直接键合中一个非常重要的指标，它受湿法活化工艺中加工参数的影响。这些参数包括活化溶液的浓度、保持时间和处理温度。通过正交实验研究了这些参数的影响。为了更准确地分析晶圆粗糙度，采用表面承载比作为评价指标。从实验结果可以得出结论：活化溶液的浓度直接影响粗糙度，且浓度越高，粗糙度越低；保持时间对粗糙度的影响不如浓度显著，但缩短活化时间可明显降低粗糙度；同时发现处理温度与表面粗糙度的关联性较弱?；谡庑┙崧?，分别将浓度、温度和保持时间的参数优化为NH4OH:H2O2=1:1（无水）、70°C和5分钟。键合实验结果验证了正交实验结论的有效性。
关键词： 湿法活化、工艺优化、晶圆键合、表面亲水性
更新于2025-09-09 09:28:46
-
[第48届IEEE欧洲固态器件研究会议（ESSDERC 2018）- 德累斯顿（2018年9月3日-2018年9月6日）] 2018年第48届欧洲固态器件研究会议（ESSDERC）- 在FDSOI硅CMOS上三维顺序集成的InGaAs FinFETs，具有创纪录的性能
摘要： 本文展示了在完全耗尽型绝缘体上硅（FD-SOI）CMOS顶层三维顺序（3DS）集成的InGaAs FinFET器件。顶层III-V族场效应晶体管采用与硅CMOS兼容的高介电常数金属栅极替代工艺及自对准抬升源漏区再生长技术制备。顶层工艺的低热预算未对下层晶体管性能造成任何退化。我们实现了硅基3DS集成III-V族场效应晶体管200微安/微米（关态电流IOFF=100纳安/微米，工作电压VDD=0.5伏）的创纪录导通电流，其导通电阻RON较先前研究降低50%。性能提升可归因于栅极区下方掺杂扩展区的引入以及直接晶圆键合技术的改进。
关键词： 3DS、单片集成、晶圆键合、III-V族材料、顺序集成、鳍式场效应晶体管（FinFETs）
更新于2025-09-04 15:30:14